Contratación de semiconductores en San Jose: 2.100 millones de dólares en nueva inversión, y los ingenieros de diseño para aprovecharla no están disponibles
El sector de diseño de semiconductores de San Jose incorporó 6.800 nuevos puestos netos a comienzos de 2026, elevando la plantilla de diseño de chips de la ciudad por encima de los 49.000 profesionales. La inversión en instalaciones de diseño locales ha alcanzado los 2.100 millones de dólares este año, un 50 % más que en 2024, con un 70 % de esa inversión destinada a arquitectura de chips de IA y aprendizaje automático. AMD está ampliando su campus Logic Drive en 450.000 pies cuadrados. La presencia de Broadcom en el norte de San Jose abarca 1,2 millones de pies cuadrados y sigue creciendo. La tesis de inversión es clara: San Jose es donde se conciben los chips avanzados, y el capital fluye en consecuencia.
El problema es que los ingenieros necesarios para convertir ese capital en silicio no existen en número suficiente. Los puestos técnicos sénior en el mercado de diseño de semiconductores de San Jose tardan actualmente una media de 94 días en cubrirse, casi el doble de la media nacional para puestos de ingeniería. La escasez aguda se concentra en disciplinas que no pueden suplirse con competencias adyacentes: implementación de diseño físico en nodos de proceso avanzados, verificación formal, arquitectura de diseño para test y el campo emergente de la fotónica de silicio para interconexiones de IA. No son puestos en los que un ingeniero de software competente pueda reciclarse en seis meses. Requieren años de especialización y, en muchos casos, experiencia práctica con procesos de fabricación que dominan menos de un millar de personas en Estados Unidos.
Lo que sigue es un análisis de las fuerzas que configuran el mercado de talento en diseño de semiconductores de San Jose en 2026, las restricciones estructurales que hacen ineficaces los enfoques convencionales de contratación y lo que las organizaciones que compiten por el liderazgo en diseño de chips necesitan comprender antes de iniciar su próxima búsqueda sénior.
El capital se mueve más rápido que la plantilla
La trayectoria de inversión en el clúster de diseño de semiconductores de San Jose se ha acelerado a lo largo de 2025 y en 2026 de una forma que, en condiciones normales del mercado laboral, señalaría un auge de contratación. En 2024, las startups de semiconductores con sede en San Jose recaudaron 4.200 millones de dólares en 89 operaciones, capturando el 31 % de la financiación total de startups de chips en EE. UU., según los datos anuales de capital riesgo en semiconductores de PitchBook. El ecosistema de capital riesgo está físicamente integrado en el clúster. Walden International, con 2.800 millones de dólares en activos bajo gestión y un 40 % de su cartera en diseño de semiconductores, opera a menos de ocho kilómetros de las instalaciones centrales del norte de San Jose. La práctica de tecnología profunda de Wing Venture Capital ha financiado desde el mismo corredor a la startup de interconexiones ópticas Ayar Labs y a la firma de chips de IA SambaNova.
La inversión del sector privado en instalaciones de diseño cuenta la misma historia desde el lado corporativo. Los 2.100 millones de dólares proyectados para 2026 no son especulativos. La ampliación de 450.000 pies cuadrados de AMD en Logic Drive fue aprobada por la Comisión de Planificación de la Ciudad de San Jose a finales de 2024 y se espera que albergue a 1.200 ingenieros adicionales a mediados de 2026. La operación de Broadcom en San Jose, con 3.200 personas, sigue siendo el ancla del diseño de comunicaciones inalámbricas y chips de IA personalizados. Marvell Technology emplea a 1.400 profesionales localmente en ASICs personalizados y Ethernet para automoción.
Sin embargo, el mercado de talento no sigue el ritmo. Los empleadores de diseño de semiconductores de San Jose publicaron 12.400 ofertas técnicas únicas en el cuarto trimestre de 2024, un incremento interanual del 34 %. La cantera de Stanford y UC Berkeley produce aproximadamente 1.200 graduados relevantes para semiconductores al año](https://nces.ed.gov/ipeds/), cubriendo solo el 23 % de la demanda local. El 77 % restante debe proceder de contrataciones con experiencia, inmigración o reubicación desde mercados competidores. Cada uno de esos canales enfrenta su propia restricción estructural y, en 2026, los tres están bajo presión simultáneamente.
El ciclo de inversión presupone una plantilla que no se está materializando al ritmo que el capital exige. Esa brecha entre el despliegue de capital y el capital humano disponible es el rasgo definitorio del mercado de talento en semiconductores de San Jose](https://kitalent.com/ai-technology) en 2026.
Dónde se concentra la escasez: cuatro disciplinas, cuatro problemas distintos
No toda la contratación en diseño de semiconductores es igual de difícil. La escasez se concentra en cuatro disciplinas técnicas, cada una con dinámicas diferenciadas.
Ingenieros de diseño físico y el techo de los 3 nm
Los ingenieros de diseño físico que implementan layouts de ASIC y SoC en nodos de proceso avanzados representan la escasez más aguda. A partir del nivel de ingeniero principal, el mercado está compuesto en un 85-90 % por candidatos pasivos. Estos profesionales acumulan una media de 4,2 años de permanencia en sus empleadores actuales y no consultan portales de empleo. El requisito específico de experiencia en nodos de proceso de 3 nm y 2 nm reduce aún más el grupo disponible. Según informaciones publicadas en EE Times, el campus de Broadcom en San Jose mantuvo una vacante abierta para un ingeniero principal de diseño físico durante once meses a lo largo de principios de 2025, pasando por tres rondas de entrevistas sin lograr cerrar la contratación. El puesto exigía una combinación de experiencia en nodos avanzados y conocimientos especializados en síntesis de árboles de reloj personalizados que poseen menos de unos pocos cientos de profesionales en Norteamérica.
La compensación necesaria para atraer a estos candidatos refleja la escasez. Un VP de diseño físico en San Jose percibe actualmente entre 420.000 y 550.000 dólares de salario base, con concesiones anuales de acciones de entre 1,2 y 2,5 millones de dólares, lo que eleva la compensación total al rango de 1,6 a 3,0 millones de dólares. A nivel de staff engineer, la compensación total en efectivo oscila entre 380.000 y 480.000 dólares. No se trata de rangos negociables: son los puntos de entrada mínimos para iniciar una conversación con un candidato pasivo cualificado.
Verificación, DFT y fotónica de silicio
Los ingenieros de verificación especializados en UVM y SystemVerilog presentan un ratio de candidatos pasivos del 70 %. Los ingenieros empleados a este nivel reciben entre tres y cinco contactos semanales de reclutadores, lo que convierte las ofertas de empleo en prácticamente invisibles. Los arquitectos de DFT afrontan dinámicas similares, agravadas por el hecho de que la especialización en diseño para test rara vez se enseña en programas académicos y debe adquirirse a través de años de experiencia práctica.
Los diseñadores de fotónica de silicio representan la categoría de escasez más reciente. La demanda de interconexiones para AI ha creado puestos que no existían a escala significativa hace tres años. El grupo de talento proviene principalmente de grupos de investigación académica y un puñado de empresas. Este no es un mercado donde un ejercicio más amplio de mapeo de talento pueda ampliar el universo de candidatos. El universo es pequeño, y todos los que están en él ya se conocen entre sí.
El diseño de RF y señal mixta se distingue como el mercado pasivo más extremo, con un 95 % de pasividad. Estos candidatos negocian múltiples contraofertas de forma simultánea cuando consideran un cambio, y las dinámicas de contraoferta en esta disciplina hacen que cerrar una contratación sea materialmente más difícil que en cualquier otra función de diseño de semiconductores.
La paradoja de la CHIPS Act: dinero para fabricación, silencio para diseño
He aquí la tesis analítica original que se sitúa en el centro del desafío de este mercado. La CHIPS and Science Act asignó 39.000 millones de dólares a la fabricación doméstica de semiconductores. Creó incentivos para fábricas en Phoenix, Austin y Ohio. No creó incentivos equivalentes para la fuerza laboral de diseño que esas fábricas necesitan. El resultado es un desajuste geográfico que se amplía en 2026: los chips se fabrican cada vez más en nuevas ubicaciones nacionales, pero el talento de diseño necesario para crear los productos que esas fábricas manufacturarán sigue concentrado en San Jose, retenido por efectos de red y estructuras de compensación en acciones que ningún otro mercado puede replicar.
No se trata de un desajuste temporal. Es sistémico. La CHIPS Act partió de la premisa de que, si se construyen las fábricas, el ecosistema de diseño seguirá. La evidencia desde San Jose sugiere lo contrario. El talento de diseño no se ha dispersado, sino que se ha consolidado. San Jose concentra aproximadamente el 23 % del empleo total en semiconductores fabless de EE. UU. UU., y esa cuota se ha mantenido estable incluso mientras la inversión en fabricación fluía hacia otros estados. Las razones son estructurales: el ecosistema de equipamiento de Applied Materials, KLA y Lam Research se encuentra en un radio de 25 kilómetros. El capital riesgo que financia startups de semiconductores opera desde el mismo corredor. El ciclo de validación y prototipado exige una proximidad entre diseñadores y fabricantes de equipos que no puede replicarse por videoconferencia.
La implicación para los responsables de contratación es concreta. Si su nueva fábrica en Phoenix necesita ingenieros de kits de diseño de proceso, probablemente tendrá que reclutarlos desde San Jose. Si su expansión en Austin requiere arquitectos sénior de FPGA, la mayor concentración de esos profesionales se encuentra en edificios a lo largo del Innovation Triangle del norte de San Jose. La CHIPS Act creó demanda de talento de diseño para la cual no creó oferta, y las empresas que lo reconocieron primero ya han comenzado a asegurar a las personas que necesitan. Las que esperaron están descubriendo que el grupo disponible es más reducido de lo que parecía.
Los mercados competidores que atraen el talento
San Jose no compite por el talento en diseño de semiconductores de forma aislada. Cuatro mercados ejercen una atracción sostenida sobre su plantilla de ingenieros, y cada uno explota una vulnerabilidad distinta.
Austin: ventaja en coste, desventaja en acciones
Austin se ha convertido en el principal competidor por el talento en semiconductores de San Jose. La expansión de 25.000 millones de dólares de Samsung y el centro de desarrollo del chip Dojo de Tesla han creado 4.200 nuevos puestos de diseño de semiconductores desde 2023. Austin ofrece costes de vivienda un 30-40 % inferiores y salarios base equiparables a los de San Jose para puestos de diseño físico. La diferencia reside en la compensación en acciones, donde los paquetes de Austin quedan un 20-25 % por debajo de los de San Jose.
Para ingenieros a mitad de carrera con familia, el cálculo de la vivienda suele imponerse a la brecha en acciones. El precio medio de la vivienda en San Jose alcanzó los 1,45 millones de dólares en el cuarto trimestre de 2024. Los ingenieros de diseño de semiconductores de nivel inicial afrontan ratios de coste de vivienda respecto a ingresos del 45-55 %, frente al 28-32 % en Austin. Los ingenieros más vulnerables a la atracción de Austin son los que se encuentran en la franja de cinco a quince años de experiencia: lo suficientemente sénior para recibir ofertas competitivas, lo suficientemente jóvenes para tener hijos en edad escolar y con una ansiedad hipotecaria que el mercado de San Jose intensifica.
Phoenix, Toronto y Hsinchu
Phoenix compite en un eje diferente. La expansión de 32.000 millones de dólares de Intel y la inversión de 40.000 millones de dólares de TSMC en fábricas han generado una demanda intensa de ingenieros de PDK y especialistas en optimización de rendimiento. Phoenix ofrece mayor paridad de poder adquisitivo a pesar de salarios nominales un 15 % inferiores.
Toronto ha emergido como un competidor cada vez más relevante, específicamente en diseño de chips de IA. Empresas como Tenstorrent atraen al 8-10 % del talento internacional de semiconductores de San Jose, en particular nacionales chinos e indios que enfrentan incertidumbre con el visado H-1B. La estabilidad migratoria que ofrece Toronto no es un beneficio marginal para estos candidatos: cambia el perfil de riesgo fundamental de su carrera.
Hsinchu, Taiwán, presenta la dinámica competitiva más difícil. Según informaciones de CommonWealth Magazine, TSMC y MediaTek ofrecen compensaciones un 20-30 % superiores para arquitectos sénior cuando se ajustan por ventajas fiscales, y dominan la experiencia en diseño de nodos avanzados. Los diseñadores de San Jose con herencia taiwanesa afrontan una atracción de «fuga de cerebros» que ninguna estructura de compensación nacional puede contrarrestar plenamente.
El efecto neto es que el grupo de talento en diseño de semiconductores de San Jose sufre presión de salida desde todas las direcciones simultáneamente. Los candidatos que permanecen son aquellos para quienes la compensación en acciones, la proximidad a la red de contactos y la trayectoria profesional superan las ventajas de coste y calidad de vida disponibles en otros mercados.
La capa de control de exportaciones: cuando contratar se convierte en un evento de cumplimiento normativo
Las normas de control de exportaciones del Bureau of Industry and Security, establecidas en octubre de 2023 y ampliadas a lo largo de 2024, han añadido una dimensión a la contratación de semiconductores en San Jose que no existía hace tres años. Las normas restringen el empleo de nacionales chinos en puestos de diseño de nodos avanzados (por debajo de 14 nm) sin licencias específicas. Los empleadores de San Jose informan de que el 15-20 % de sus pipelines de candidatos para trabajos en nodos de proceso avanzados requieren verificación de control de exportaciones, lo que extiende los plazos de contratación entre 45 y 60 días adicionales más allá de la ya prolongada media de 94 días.
No se trata de una consideración regulatoria abstracta. Redefine la mecánica práctica de cada búsqueda sénior en diseño de nodos avanzados. Un candidato técnicamente perfecto para un puesto puede requerir dos meses de revisión de cumplimiento antes de poder incorporarse. Durante esos dos meses, el candidato sigue expuesto a contraofertas. La organización contratante asume el coste de un puesto vacante. Y el competidor que puede actuar más rápido —ya sea porque su trabajo se sitúa por encima del umbral de 14 nm o porque su candidato no requiere verificación de exportaciones— gana la contratación.
Para la AI y Tecnología, la capa de cumplimiento normativo implica que los plazos de búsqueda deben contemplar la autorización regulatoria desde el inicio. Las organizaciones que tratan la verificación de control de exportaciones como un trámite posterior a la oferta pierden sistemáticamente candidatos que ya habían identificado. La verificación debe ejecutarse en paralelo con el proceso de entrevistas, no de forma secuencial después de él.
La dependencia más amplia de la fuerza laboral agrava esta presión. La plantilla de semiconductores de San Jose depende en un 62 % de inmigrantes, y la lotería de visados H-1B tuvo una tasa de selección del 24,8 % en el año fiscal 2024. Casi dos tercios del grupo de talento del que se nutren las empresas de semiconductores de San Jose afrontan una incertidumbre migratoria que Austin, Phoenix y los competidores nacionales no padecen. Cada denegación de visado es un candidato que abandona por completo el mercado accesible, a menudo hacia Toronto o Hsinchu, donde la vía regulatoria es más clara.
La ilusión de los despidos: por qué 262.000 recortes en tecnología no ayudaron682 despidos entre 2023 y 2024. La suposición natural —y la que muchos responsables de contratación mantuvieron inicialmente— fue que esto aliviaría la contratación en diseño de semiconductores. No fue así.
Las tasas de vacantes en diseño de semiconductores en San Jose aumentaron un 34 % interanual durante el mismo período en que se producían los despidos. La desconexión es directa pero ampliamente malinterpretada: los despidos se concentraron en ingeniería de software, gestión de producto, ventas y funciones operativas. El diseño físico, la verificación, la arquitectura de DFT y la ingeniería de RF quedaron en gran medida intactos. Las competencias requeridas para un puesto de diseño físico en un nodo de proceso de 3 nm no comparten prácticamente ningún solapamiento con las de un product manager de software despedido.
El ciclo de despidos generó una señal falsa en el mercado. La cobertura mediática sugirió un excedente generalizado de talento tecnológico. Los comités de retribución cuestionaron si los paquetes agresivos seguían siendo necesarios. Algunas organizaciones ralentizaron sus procesos de búsqueda, esperando que el mercado se enfriase. No se enfrió. Los ingenieros que necesitaban nunca formaron parte del excedente. Estaban empleados, eran pasivos y recibían contactos semanales de reclutadores de competidores que entendían la distinción.
Esta ilusión tiene un efecto de segundo orden que persiste en 2026. Los responsables políticos que monitorizan datos agregados de empleo tecnológico ven un mercado que parece haberse normalizado. La urgencia política en torno a las canteras de talento en semiconductores, la reforma migratoria para ingenieros especializados y la ampliación de programas universitarios ha disminuido. Mientras tanto, la escasez real en las disciplinas que impulsan el diseño de chips se ha agravado. Los datos agregados enmascaran la crisis especializada, y la crisis especializada es donde el coste de una contratación ejecutiva fallida o retrasada se mide en cientos de millones de dólares de retrasos en la salida a producción del producto.
Qué significa esto para los responsables de contratación en 2026
El mercado de diseño de semiconductores de San Jose en 2026 requiere un enfoque de contratación diseñado para las condiciones específicas descritas anteriormente. Los métodos convencionales fracasan aquí por razones identificables: no porque el mercado sea genéricamente competitivo, sino porque la población de candidatos es estructuralmente inaccesible a través de canales estándar.
A partir del nivel de ingeniero principal en diseño físico, el 85-90 % de los candidatos cualificados son pasivos. No responden a ofertas de empleo. No asisten a ferias de empleo. No figuran en bases de datos de reclutadores en ningún sentido útil. Están integrados en programas existentes en Broadcom, AMD, Marvell o Micron, o en empresas homólogas en Austin y Hsinchu. Llegar a ellos requiere identificación directa, contacto basado en relaciones y una propuesta de valor que aborde el cálculo específico que cada candidato está realizando: trayectoria de acciones, acceso a nodos de proceso, calidad del equipo y, cada vez más, estabilidad en materia de visados y control de exportaciones.
La media de 94 días para cubrir puestos sénior refleja el efecto acumulativo de la dinámica de talento pasivo, el cumplimiento normativo y las contraofertas que se multiplican a medida que el proceso se extiende.com/es/article-negotiation-human-hand). Cada semana que una búsqueda se prolonga más allá del plazo previsto aumenta la probabilidad de que el candidato principal acepte una oferta de la competencia. En un mercado donde, según datos de compensación de Levels.fyi corroborados por presentaciones SEC Form 4, la división Xilinx de AMD habría ofrecido un paquete retributivo superior a 4,2 millones de dólares anuales —incluyendo base y acciones de incorporación— para atraer a un director sénior de arquitectura FPGA de un competidor, el coste del retraso no es teórico.fyi corroborados por presentaciones SEC Form 4, la división Xilinx de AMD habría ofrecido un paquete retributivo superior a 4,2 millones de dólares anuales —incluyendo base y acciones de incorporación— para atraer a un director sénior de arquitectura FPGA de un competidor, el coste del retraso no es teórico.
Para las organizaciones que compiten por el liderazgo en diseño de semiconductores en San Jose, donde los candidatos que importan son invisibles para la captación convencional y la ventana para asegurarlos se mide en días y no en semanas, el método de búsqueda determina el resultado.com/es/article-hidden-80-passive-talent) y la ventana para asegurarlos se mide en días y no en semanas, el método de búsqueda determina el resultado. KiTalent entrega candidatos ejecutivos listos para entrevista en un plazo de 7 a 10 días mediante talent mapping impulsado por AI que alcanza al 85-90 % de los diseñadores sénior de chips que no están activamente en el mercado.com/es/headhunting). Con una tasa de retención a un año del 96 % en más de 1.450 colocaciones ejecutivas y un modelo de pago por entrevista que elimina el riesgo de retainer inicial, el enfoque está diseñado para mercados donde la velocidad y la precisión no son opcionales.
El capital está en su lugar. Los centros de diseño se están ampliando. Las fábricas se están construyendo. La restricción es humana. Las organizaciones que resuelvan primero la ecuación del talento definirán la próxima generación de productos avanzados de semiconductores. Las que esperen descubrirán que los candidatos que necesitaban ya están trabajando para otra empresa.
Para analizar cómo KiTalent aborda el búsqueda ejecutiva sénior en semiconductores y tecnología en este mercado específico, inicie una conversación con nuestro equipo.
Preguntas frecuentes
¿Cuánto se tarda en cubrir un puesto sénior de diseño de semiconductores en San Jose? Los puestos técnicos sénior en el clúster de diseño de semiconductores de San Jose promediaron 94 días de tiempo de contratación a finales de 2024, casi el doble de la media nacional para puestos de ingeniería. Para ingenieros principales de diseño físico con experiencia en nodos avanzados, el plazo supera frecuentemente los nueve meses. La verificación de control de exportaciones para candidatos que trabajan en procesos por debajo de 14 nm añade entre 45 y 60 días adicionales. La metodología de búsqueda directa de talentos de KiTalent comprime la fase de identificación y preselección a 7-10 días al llegar a candidatos pasivos que son invisibles para las ofertas de empleo.
¿Cuánto gana un ingeniero sénior de diseño de semiconductores en San José en 2026?**
La compensación varía según la disciplina y la antigüedad. Un ingeniero de diseño físico a nivel staff percibe entre 380.000 y 480.000 dólares en compensación total incluyendo acciones. Un VP de diseño físico alcanza entre 1,6 y 3,0 millones de dólares en total. Los arquitectos de chips de IA y ML a nivel de VP alcanzan entre 2,5 y 5,1 millones de dólares en total, impulsados por las concesiones de acciones. Los diseñadores de RF y señal mixta llevan una prima de escasez del 25 % sobre puestos técnicos comparables. Estas cifras reflejan el mercado de candidatos pasivos del 85-90 % en niveles sénior, donde la compensación la determina lo que se necesita para mover a un profesional empleado, no lo que sugiere la media del mercado.
¿Por qué la Ley CHIPS no ha ayudado con la contratación de diseño de semiconductores en San Jose?La Ley CHIPS y Ciencia asignó 39.000 millones de dólares principalmente a la fabricación doméstica, creando incentivos para fábricas en Phoenix, Austin y Ohio. No creó incentivos equivalentes para la fuerza laboral de diseño que esas fábricas requieren. San Jose, que concentra aproximadamente el 23 % del empleo total en semiconductores fabless de EE. UU., afronta costes operativos más elevados y controles de exportación más estrictos que antes de la legislación. El talento de diseño no se ha dispersado hacia las nuevas ubicaciones de fabricación porque los efectos de red, las estructuras de compensación en acciones y la proximidad al ecosistema de equipamiento lo retienen.
¿Cómo se compara el mercado de talento en semiconductores de San Jose con el de Austin?Austin se ha convertido en el principal competidor de San Jose, añadiendo 4.200 puestos de diseño de semiconductores desde 2023 gracias a las inversiones de Samsung y Tesla. Austin iguala a San Jose en salarios base para puestos de diseño físico y ofrece costes de vivienda un 30-40 % inferiores. Sin embargo, la compensación en acciones en Austin queda un 20-25 % por debajo de la de San Jose. Los candidatos con mayor probabilidad de trasladarse son ingenieros a mitad de carrera con familia, donde el diferencial en coste de vivienda supera la brecha en acciones. Los arquitectos sénior e ingenieros principales, cuyos paquetes de acciones superan frecuentemente los 2 millones de dólares anuales, son más difíciles de atraer desde San Jose solo con compensación.
¿Qué porcentaje de candidatos de diseño de semiconductores en San Jose son pasivos?**
El ratio de candidatos pasivos varía según la disciplina. El diseño físico a nivel de ingeniero principal y superiores se sitúa en un 85-90 % de pasividad. La ingeniería de verificación se encuentra en el 70 %. El diseño de RF y señal mixta alcanza un 95 % de pasividad, el más alto de cualquier función de semiconductores. Estos profesionales no responden a ofertas de empleo y solo se identifican mediante métodos de Executive Search que incluyen inteligencia de mercado directa y contacto basado en relaciones. La publicación en portales de empleo alcanza, como máximo, al 10-15 % del grupo viable de candidatos para puestos sénior de diseño de chips.
¿Cuáles son los mayores riesgos para el clúster de diseño de semiconductores de San Jose en 2026?Convergen tres riesgos. Primero, las limitaciones de la red eléctrica en el norte de San Jose amenazan con restringir la construcción de nuevas instalaciones de I+D sin una actualización de infraestructura de 800 millones de dólares actualmente paralizada en revisión regulatoria. Segundo, las normas de control de exportaciones restringen el 15-20 % de los pipelines de candidatos para trabajo en nodos avanzados, alargando plazos de contratación ya de por sí prolongados. Tercero, el 87 % de la fabricación de nodos avanzados se realiza en Taiwán, lo que significa que cualquier interrupción en el Estrecho de Taiwán paralizaría los centros de diseño de San Jose en un plazo de 12 a 18 meses, independientemente de la oferta de talento nacional.
